Розклад конференції

Віртуальна логістика ASPLOS

  • Для полегшення дискусій використовується канал Slack.
  • Усі розмови доступні на каналі Youtube SIGARCH.
  • Повний збір матеріалів можна знайти в ACM DL.

Розклад конференції

Надійне вимірювання часу для періодичних обчислень

2020

Забудьте про невдачу: Використання залишків даних SRAM для обчислювальних періодичних обчислень із невеликими накладними витратами

Egalito: макетно-агностична двійкова рекомпіляція

Шумна динамічна компіляція системи для аналогових пристроїв з
Легно

FlexAmata: Універсальна та ефективна адаптація додатків до прискорювачів обробки просторових автоматів

Прискорення застарілих рядкових ядер за допомогою навчання з обмеженими автоматами

Чому графічні процесори повільно виконують NFA і як зробити їх швидшими

Peacenik: Архітектурна підтримка функціонування системи, яка не спрацьовує, за умови узгодженої пам'яті

Міцна оперативна пам’ять може масштабуватися за допомогою Timestone

Перспектива: Розумний підхід до спекулятивної автоматичної паралелізації

Лівія: обчислювальні дані на основі ієрархії пам'яті

Обчислювальна тимчасова логіка для надпровідних прискорювачів

CryoCache: швидка, велика та економічна архітектура кешу для кріогенних обчислень

Класифікація шаблонів доступу до пам'яті для попереднього отримання

Тезаурус: Ефективне стиснення кешу за допомогою динамічної кластеризації

Виділення пам'яті на основі навчання для робочих навантажень сервера C ++

Виклик послідовної обробки потоків потоків через принципові побітові спекуляції

Vortex: Абстракції пам'яті надзвичайної продуктивності для інтенсивних потокових програм

Флот: рамки масово паралельного потокового передавання на ПЛІС

  •  

BYOC: Принесіть власне ядро ​​"Основи для досліджень гетерогенних ІСА"

FirePerf: Повносистемне апаратне/програмне забезпечення, прискорене FPGA, Профілювання та спільне проектування

Акселерометр: розуміння можливостей прискорення для накладних витрат центру обробки даних у гіпермасштабі

AvA: прискорена віртуалізація прискорювачів

Гіпервізор для платформ FPGA зі спільною пам'яттю

Віртуалізація FPGA в хмарі

PatDNN: досягнення виконання DNN у реальному часі на мобільних пристроях за допомогою обрізки ваги на основі шаблону

Coterie: Використання подібності кадру з увімкненням високоякісної багатокористувацької віртуальної реальності на товарних мобільних пристроях

Орбітальні обчислення: наносупутникові сузір’я як новий клас комп’ютерних систем

Амріта Мазумдар, Вашингтонський університет: "Картинка коштує 1000 байт, все інше - це ШІ"

Пратюш Патель і Луїс Чезе, Університет Вашингтона: "Екстремальна мемоїзація: все в LUT!"

Саміра Хан, Університет Вірджинії: "Глибокий огляд на ASPLOS 2050"

Алон Рашельбах та Марк Сільберштейн, Technion: "Внесення помилок у ваш округ Колумбія насправді може бути гарною ідеєю"

Джозеф Макмехан, Вашингтонський університет: "Глибоке обладнання"

Програмне пом'якшення перехресних перешкод на шумних середньомасштабних квантових комп'ютерах

Квантові схеми для динамічних тверджень часу виконання в квантових обчисленнях

До ефективного проектування архітектури надпровідних квантових процесорів

Таблиці сторінок еластичної зозулі: Переосмислення перекладу віртуальної пам'яті для паралелізму

NeuMMU: Архітектурна підтримка ефективних перекладів адрес у блоках нейронної обробки

Safecracker: витік секретів через стислі кеші

Optimus Prime: прискорення перетворення даних на серверах

Архітектура TrieJax: прискорення графічних операцій за допомогою реляційних об’єднань

IIU: Спеціалізована архітектура для пошуку за перевернутим індексом

Хронос: Ефективний спекулятивний паралелізм для прискорювачів

Усунення надмірних інструкцій SIMT, що усвідомлюють розміри

SwapAdvisor: виведення глибокого навчання за межі пам'яті графічного процесора за допомогою інтелектуального обміну

Пакетне уніфіковане управління пам’яттю в графічних процесорах для нерегулярних
Навантаження

HSM: гібридна модель уповільнення для багатозадачності графічних процесорів